This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS^{*}
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

Apparatus for controlling electrical receivers occupying at least two states

Patent Number: US4499463

Publication date: 1985-02-12

Inventor(s): J.

JACQUEL DOMINIQUE (FR)

Applicant(s):

SOMFY (FR)

Requested

Patent:

JP58029028

Application

Number:

US19820396337 19820708

Priority Number

(s):

FR19810014623 19810728

IPC

Classification:

H04Q9/00

EC

G05B19/042; G08C19/30

Classification: Equivalents:


BE904775, C CH648676, DE3226522, FR2510777, GB2105930,

☐ <u>IT1152441</u>, JP1812875C, JP5022246B, NL192059B, ☐ <u>NL192059C</u>,

NL8202691

Abstract

The present invention relates to a control installation for several electrical receivers, such as motors for example, able to occupy at least two states. Each installation comprises individual control devices respectively associated with receivers and a general control device able to control all the receivers. The control installation comprises, in each individual control device, a logic processing unit comprising, on the one hand a first group of input terminals to which are connected the switching means of the corresponding individual control device, on the other hand output terminals connected through the



intermediary of output interfaces to the corresponding receiver. The switching means of the general control device are connected to a second group of input terminals of the logic processing unit, through the intermediary of an input interface. Each logic processing unit is provided, on the one hand in order to accept in succession commands given non-simultaneously by the corresponding individual control device or by the general control device, on the other hand in order to accept solely the command given by the general control device, as long as this command is given simultaneously with a command from the corresponding individual control device.

Data supplied from the esp@cenet database - 12



(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58—29028

①Int. Cl.³ G 05 F 1/66 H 02 P 7/00 識別記号

庁内整理番号 6945-5H 7189-5H 砂公開 昭和58年(1983) 2月21日

発明の数 1 審査請求 未請求

(全23頁)

夕電器制御装置

②特 願 昭57-131892

②出 願 昭57(1982)7月28日

優先権主張 ③1981年7月28日 ③フランス

(FR) 14623

砂発 明 者 ドミニク・ジヤコール

フランス国エフ74460メルナア ツ・ル・デイ・ロイジン・イメ ウプル・リ・ロイジン(無番 地)

①出 願 人 カルパーノ・エ・ポー・インダ ストリイズ

フランス国74302クリユーズ・プラス・デイ・クラー (無番

地)

四代 理 人 弁理士 志賀富士弥

明細 🙀

1. 発明の名称

受证品制御经证

2 特許川水の範囲

(1) 少なくとも2回の状態をとり得る複数回の受 電器を制御するための装置であつて、電像に接続 された観別制御装置を有し、この回別制御装置は それぞれ受監器又は受監器群に結合され、各回別 制御装置は、対応する受監器をその状態のいずれ か1回に親み通り定めるためのスイッチ手段を有 するとともに、電像に接続された総制御装置によ り共通制御ラインを介して制御され、この総制御 装置は全ての受監器をその状態のいずれか1回に 超み通り定めるためのスイッチ手段を有する設置 において、各個別制御装置は、常時電像に接続さ ットは、一方で、少なくとも1個の人力溶子がよりは別制的装置のスインチ手段に接続されたは1 師の人力溶子を有するとともに、他方で、少別によって、別別の人力溶子を有するととものからます。 を登覧に接続されたの子を有し、他別のはなれたののスインチ手段は、各別のして、別別とに内はなれたののスインチラはは、各介して、紹子に接続された。 を対して、カーカで、対応であるとと、制御といると、制御とはに、他方で、別別ははいり与えられたという。 ののよりにより与えられたといいのには、他方で、別別にはないののよりには、他方で、別別にはいり与えられたといいた。 に、他方で、別別にはからの指令のみを受入れる

れた倫理処理ユニットを有し、この論理処理ユニ

ために設けられているととを特徴とする受量話制

• 1

 (3) 特許請求の範囲第1項に記載する装置において、各論理処理ユニットは、スイッチ手段位置就取論理回路を有する論理回路により解放され、この論理回路は、スイッチ手段により与えられた多数の指令の中で、幾つかの指令が同時に与えられたととに受入れるべき1個を決定するために致けられた優先論理回路に接続され、この後先論理回路は、受入れられた指令を記憶し、上記論理回路

の出力端子の 1 観を制即し又は制即しないために 設けられた記憶論想回路に接続されていることを 特徴とする受電器制御袋値。

(4) 般つかのビックアップにより与えられた幾つかの指令を比較して優先順位を確定するために散けられた優先順強的を総制御装置が有する。特許調求の範囲第1項ないし第3項のいずれか1項に記載する装置にかいて、上記後先嗣型回路は、後先順位により又はビックアップに与えられた他の要因により、予定値よりも長いか又は短い期間中それぞれ総制御装置のスイッナ手段を自動的に作動位置に切換えるために設けられたことを特征とする受賞結制卸装置。

(6) 特許請求の範囲第1項ないし第4項のうちいずれか1項に記載する装置において、個別制御袋

はは、少なくとも1個の付加的スインチ手段を有し、このスインチ手段は、緩制御装置により与えられた指令の将続期間が予定値よりも短いときには、一定位置にある対応する論選処理ユニントをして上記指令を拒絶せしめるために設けられたことを特徴とする受電器制御装置。

(6) 受電器は、ブラインド、スライドシャンタ乂はその他類似物を制向する電動モータにより構成され、このモータは、自動停止装置を有するとともに、この自動停止装置の動作が不十分な場合に、モータを停止させるために設けられた遅歩手段を有する、特許請求の超出第1項ないし第5項のいずれか1項に配載する装置において、各個別制的数置は、対応するモータの回転がこの個別が叫換

場合であいて、作動位置に切換えられるために改けられた個別選延手段を有することを特徴とする 父電器制御袋性。

8. 発明の詳細な説明

本発明は、少なくとも2個の状態をとり得る殺
つかの受電器を制御するための故偏に関する。 これらの受電器は、例えば、モータ、抵抗発熱器又は電灯であることができる。これらの数値は、 追ばに接続された個別制御装置を有しており、これらの個別制御装置は、それぞれ受電器では、これらの個別制御設置は、それぞれ、とり得る状態のいずれか1個に、対応する受電器を任意に固定するためのスイッチ手段を有するとともに、共通制御ラインを介して総制郵鉄道により制御される。この総制

世は、世頭に接続され、とり出る状態のいずれか 1個に、全ての受難器を任意に固定するためのス インチ手段を有している。

との他の公知の例即改旧、例えば、フランス特許第2.371.799号に記載されたようなものにおいては、協例側装置の構造が比較的に複雑である。なぜならば、この認制脚装置は、 直旋電球袋は、 リレー、 論型回路、 遅延装 値及び 8 個のスイッチ手段(1 個は「ストップ」機能のため)を内蔵する比較的に満ばる制御ボックスを必要とするからである。これらの8個のスイッチ手段は、 また、 各個別制 剛装置に存在している。 さらに、 この各個別制 剛装置においては、 この装置のスイッチ手段により対応する受電器に与えられた指令は、 遅延されない。これは、 受電器が、 例えば、 ブラ

インド又はスライドシャッタを駆動するために政けられた運動モータにより構成された場合に、欠点となる。実際は、このモータが個別制御装置により操作される場合において、その目動停止設置(生にたきは不定の電圧が行向される危険が)に欠陥が存在する。さらに、全ての受電器について動制製造のスイッチ手段を一定位置(例えば、上昇に対応する)に切換え、その後、個別制御袋置のうちいずれかしつの装置のスイッチ手段を反対位置(この例では、下降に対応する)に切換えたい場合に、スイッチ手段へのこの様の操作は、総制御袋置の制御ボックスへの操作により先に開始された選延期間の進行の間中、何らの効果も生じない。

他方、動制製製能がこの袋屋のスイッチ手段を 自動的に制助するために設けられた外部ピックア ップを有する場合には、これらの外間ビックアップは、個別制師疑慮のスイッチ手段に加えられる操作に対し、常に、その動作が優先する。これは、その機能が常には優先させる必要のないものであれば、欠点である。したがつて、例えば、そのヒックアップがプラインド用モータに結合した総制 脚級値に指令を与える太陽電池であるときは、総制の接近の制脚ボックスにより開始された連結制 間が完全に軽適しない限り、一の個別制的映道を介して反対の指令を与えることは不可能である。

数なに、接続ラインは比較的複雑である。なぜなら、各受電話の主電力供給ラインのほかに、貼 制時級国と個別制の委屈との間には、2個の身体 を制即するためのラインとその他の2回の身体の ための交流電流供給ラインが存在するからである。 本発明による制御設備は特許副次の範囲第1項 にかいて詳彫りにされた。脳特徴により特徴づけ ちれる。

本発明は、公知の先行技術の欠点を有することでなく、比較的単純であり、しかも嵩ばらない解強を有する制即数備を構成するのを容易とする。この制即数備の動作にはより信頼性があるから、各受電器を常に即時に動作状態とすることを可能とし、しかも、各機能について望みとするものを使先して実行することが保証される。

総制即装置は、スインチ手段を内蔵する場ばらないケーシング内に完全に内蔵され得る。さらに、各個別制即装置も単純化されている。特に、スインチ手段の数が低級され、総制卸装置に各個別制の装置を接続するリードの数が低級される。

部1 図に示すように、本発明にかかる制砂酸偏は、2 本のリード18 及び14により交流を加える。
2 に接枕された四々の制砂装配11から収益15に投枕された四々の制砂装配11は、受災の実施のでは、なれている。各制のしてリード18 及び14に接げされたマイクロカリード18 及び14に、テキサス インストルメント社の下別81000にです。
たより構成を加モータにより構成された受災のよりにより構成された2 個の出たコータにより構成された2 個の出たのよりによってスタンによりに接続された2 個の出力インターフェイス2 欠は3 は、モータの対しての成けられている。各別の低低11は、入力インターフェイス4を介

制向設備の動作の信頼性はより高められる。なせならば、受取器が自動停止装置により停止するように調整された取動モータにより構成されている場合であつても、上記モータの停止は、自動停止装置がたとえ故障しても、対応する個別制両銭置义は総制回該値により確保されるからである。

何級に、たとえ、反対の指令が結制御数値を介して同一の受電器に先に与えられている場合であっても、各受電器は、対応する個別制御級値を介して即時に作動状態に操作され得る。ただし、結制御級値により与えられる指令が優先顧位を引する場合は別であるが。したがつて、制御設備は、各級能について望みのものを優先して実行することを確保し、外部ピックアップは、一定の場合にのみ、その動作が優先する。

して共通制脚ライン18に接続されている。また、 制御設備は移制卸装置17を有する。との範制脚 装置17は、一方にかいて交流電は12に接続され、他方にかいて2本のリード18及び18を有 する共通制即ライン18に接続されている。

上記マイクロカリキュレータ1は、2個の電線 端子 V m m 及び V a a、入力端子 K 1 、 K 2 、 K 4 及び K 8 、及び出力増子 R 0 、 R 1 、 R 8 、 R 7 及び R 8 を 有している。

各制脚級は11は、この実施例ではそれぞれが作動位置及び非作動位置を有する2個のスイッチ MI(上外)及びDI(下降)により構成された スイッチ手段を有している。この実施例では、ス イッチ MI及び DIに、瞬時作動位置を有する押 ボタンスイッチが採用される。スイッチ MI及び DIの出り端子は、それぞれ、マイクロカリキュレータIの出力湖子RU及びRIに接続されるとともにスインチMI及びDIの訊2端子は、ともに入力端子RIに接続されている。

各単級回路 5 は、対応するマイクロカリキュレータ1 に直放電視を供給するためのものである。
この電源回路 5 は、例えば、整確用ダイオード2
5、安定用抵抗路 2 8、 2 個のキャバシタ 2 7 及び 2 8を有するフイルタ、抵抗路 2 8、 及び ツェナーダイオード 8 0 により関政されている。この種の装置自体は公知である。我々の実施例では、リード 1 8 がマイクロカリキュレータ 1 の電源はチャード 2 5、 及び抵抗器 2 8 及び 2 8 を介して電源端子 V a a に接続されている。

1 9 並びに入力紹子 K 4 及び出力選子 R 8 の間に 配置されている。各ダイオード 8 7 の 被配は、ス イッチ M 0 及び D 0 により断続される交流電源 1 2 の負の半夜のみを収出すことである。抵抗器 3 8 及び 8 8 は、交流電源 1 2 の電圧を入力端子 K 2 及び E 4 の入力端子電圧仕様に調和する値まで 下げるためのものである。

各出力インターフェイス 2 は、 例えば、 非作動 接点及び作動接点を有するリレー 3 4 を有してい る。 作動接点は一の方向にかけるモータの回転を 割岬する。リレー 3 4 の共通接点は、 リード 1 8 に接続されている。リレー 3 4 のコイルは、 その 一端がマイクロカリキュレータ 1 の電解弾子 V。。 に接続され、 他端がトランジスタ 3 5 のコレクタ に接続されている。トランジスタ 3 5 のエミンタ マイクロカリキュレータ1の入力強子 K 8 は、 班抗器 3 1 及び 3 2 の組合せによりリート 1 4 に 最続されている。 この抵抗器 3 1 及び 3 2 の組合 せは、上配入力強子 K 8 にかける 単圧を C の入力 端子 K 8 の入力 単圧 仕様に通合する 値 まで下げる ように作用する。この実施例では、上述した通り の接続関係により、モータ 1 5 の作動遅延をカゥ ントするためのタイムペースとして交流電泳を利 用することが可能となる。

各人力インターフェイスもは、例えば、ダイメード 3 7 を有している。このダイオード 3 7 のカソードはリード 1 8 に接続され、ダイオード 8 7 のアノードは抵抗 3 8 を介して入力 端子 R 2 に接続されるとともに他の抵抗 3 8 を介して出力 端子 R 8 に接続されている。回版の米子がリード

は電源電子 V d d に接続され、トランジスク 3 6 のペースは抵抗器 3 6 を介して出力 端子ド 7 に接続されている。

各出力インターフェイス3は、出力インターフェイス2と同様の原体で各本子に設成され、それにより他の方向におけるモータの回転を制めする。 出力インターフェイス8のトランジスタ35は、 出力端子86に接続されている。

モータ16の詳1畑子15 a は、出力インターフェイス2のリレー34の作動接点に接続されている。モータ16の詳2畑子15 b は、出力インターフェイス8 のリレー 8 4 の作動接点に接続されている。モータ16の第2畑子16cは、リード14に接続されている。

上紀制匈装置17は、この実施例では、それぞ

れが作動位 値及び非作動位 値を有する 2 個のスインチ M G (上丼) 及び D G (下降)を有している。 この実施例では、スイッチ M G 及び D G は、瞬時 動作位置を有する押ボタンスイッチである。これ 5 のスイッチ M G 及び D G は、その 第 1 端子の それ れぞれが共通制御ライン 1 号の リード 1 多又は 1 9 に接続され、第 2 端子がともに リード 1 4 に接 続きれている。

上記マイクロカリキュレータ1は、不揮発性メモリを有している。この不揮発性メモリは、走査ブログラム41、配はブログラム42、テストブログラム43、受入れ指令制めブログラム44、受入れ指令処理ブログラム45、放終受入れ指令処理ブログラム45を内放している。

53,64,55及び56を刊している。受人れ指令制御ブログラム44の被初始会は、結制側接置のスイッチの位置(記憶ブログラム42に削以つて記憶されていた位置)を確認するサブブログラム50の最終命令は、上記結制即袋置から米る「ストップ」機能を確認するサブブログラム53の数初始令のアドレス、又は別形する強別制御装置から米石ストップ」機能を確認するサブブログラム51の最初命令のアドレスに対する条件付き呼出し命令である。

上記サブプログラム 5 8 の放終的令は、総制即 級 職により与えられた指令を記憶するサブプログ ラム 5 5 の放初命令のアドレス、父は総制帥級職 から米る「ストンプ」依能を処理するサブブログ

受入れ指令制御プログラム 4 4 は、 錦 2 凶 化 不された 個別の サブブログラム 5 0 , 5 1 , 5 2 。

ラム 6 4 の 触初 館 令の アドレス に 対する 条件 付 を 呼出し 命令で もる。 サブブログラム 6 4 の 蚊 軽 館 令は、 走査ブログラム 4 1 の 敏初 命令 に 先 行 する。

サブブログラム 5 1 の 触終命令は、 対心する 図 別制 卸 映 賦 か 5 米 3 | ストップ] 根 能 を 処 埋 する サブブログラム 5 8 の 敏 初 命令の アドレス、 火は 対 応 する 歯 別 削 叫 転 置 に よ り 与 え 5 れ た 指 令 を 配 値 する サブブログラム 5 2 の 最 初 命令の アドレス に 対する 条件付き 呼出 し 命令 で ある。

サブブログラム 5 5 の最終命令は、「 受入れ招 令」を処理するプログラム 4 5 の最初命令に光行 する。

サブプログラム 5 2 の放終命令は1 受入れ始名 1 を処理するブログラム 4 5 の被初命令に先行する。 受入れ指令処理プログラム 4 5 により処理され る「受入れ指令」は、各個別のケースに応じて、 サブプログラム 5 5 に記憶された結指令か又はサ ブプログラム 5 2 に記憶された結指令か又はサ ブプログラム 5 2 に記憶された協別指令のいずれ かである。受入れ指令処理ブログラム 4 5 の 放射 指令は、遅延ブログラム 4 6 位、対応するマイク ロカリキュレータ 1 に内閣された遅延カウンタを 予設定し、その後被分処理するためのものである。 遅延プログラム 4 6 の 軟終命令は、走査プログラム 4 6 0 数初命令に先行する。

本発明においては、値別「ストンブ」指令は、スインチMI及びDIを问時押圧することにより与えられ、毎「ストンブ」指令はスインチNO及びDOを同時押圧することにより与えられる。

非作動時には、マイクロカリキユレータ1は、

MO及びDOをいすれも作動位置に切換えない場合には、人力場子 K 1 は、出力畑子 R 0 に接続され、走査プログラム 4 1 は、スイッチ M I の閉位置を就取るとともにスイッチ D I 、M O 及び D O の閉位置を説取り、これらの開閉位置を、スイッチ D I 、M O 及び D O のの位置を記憶するアフログラム 4 2 により記憶する。アストプログラム 4 3 は、少なくとも 1 値のスイッチ、この場合はスイッチ M I、が既に作動位置に切換えられた事実を確認する。受入れ指令制のアログラム 4 4 は、その後、サブブログラム 6 0 により、結制の装置 1 7 から何らの指令も米ないことを確認し、その後、サブブログラム 5 1 によりスイッチ M I のみが作動位置に切換えられているのでもるから、「ストップ」は無いことを確認する。サブブログラム 5 2 は、個別制の報

ナリエを作動位置に切換え、何時にスイツナDI、

11により与えられた上昇指令を配得する。受入れ指令処理プログラム 45 は、予じめ配催された上昇指令を飲収り、出力端子R7に電力を供給する。この出力端子R7は、出力端子2を介して、モータ15の回転をプラインド糾が上昇する方向に制向する。その後、遅速ブログラム 4 8 は、幽別遅延装置の遅延カウンタを、遅延時間、例えば、3分間を決定する値に予設定する。上記走査プログラム 4 1 は、内定、スインナルI,DI,MG

操作者がスイッチ M I のみを作め位置に 別換えた状態を持続する限り、上記各ブログラムの連結が上述した適りに再び生じる。 避逃ブログラム 4 8 が実現される母に、この遅延ブログラム 4 8 は、入力紹子 K 8 に出現する各状態変化に基づいて遅

延カウンタを飲分処理する。それにより、出力始 子R7には、上配遅延カウンタが(遅延期間の終 了に対応する)に速するまで電力が供給され続け る。この時、モータ15には、世早、電力は供給 されない。

操作者がスインチMIを解放すると、プロックム41及び42は上述した通り実現され、その後、テストプログラム48がいずれのスインチも作動位置に無い事実を確認する。最終受入れ指令処理プログラム47は、サブブログラム52により予じめ記憶された上昇指令を読取る。上記巡延カウンタは上述の通り被分処理されるから、モータ15は選延時間の終了時に停止する。

選媽カウンタが O に速する部に、サブブログラム・5 2 に予じめ記憶された情報は消去される。

確認する。その後、サブブログラム 5 Uが、結制 即装置 1 7 から何らの指令も米ないことを確認し、 その後、サブブログラム 6 Iが、スイッチ以 I 及 び D I が同時に作動位性に切換えられているから、 「ストップ」指令の存在していることを確認する。 歯別「ストップ」指令を処理するサブブログラ ム 5 8 が遅延カウッタを 0 にリセットし、それに より、モータ 1 5 への電力供給が即時に中止される。

上配選延カウンタが 0 にリセットされる場合は、 予じめサブブログラム 5 2 に配催された情報が消去される。

操作者が、総制回装置17の一のスインチ、例 えば、全てのブラインド類に対する下降指令に対 応するスインチDGを作動位置に切換えた場合、 上記四別制卸級 図110 動作は、作動位置に切換えられるのがスインチ DIであり、かつ、このスインチ DIのみである場合と回録である。その後、 電力を供給されるのは出力端子 R 6 であり、とれにより、モータ15 は、ブラインド級の下降に対応する他の方向に逆回転する。

上配モーク15が予じめ制御され、上昇方向に 回転している間に、操作者がスイッチMI及びD Iを同時に押圧し、かつ、スイッチMO又はDG のいずれをも押圧しない場合は、この操作は「ストップ」指令に対応するから、即時にモータ15 の回転は中断される。実際は、ブロクラム41及び42が実行された後、テストブロクラム43が 少なくとも1回のスイッチ、この場合にはスイッ

各マイクロカリキュレータ1のブログラム41、42、48及び50は上述した通りに実現される。サブプログラム50は、総制副鉄 置17から米る宿命が存在することを確認し、その後、サブブログラム58は、例らの「ストンブ」指令も存在しないことを確認する。サブブログラム56は、総制の鉄 置17により与えられた下降指令を配置する。受入れ指令処理ブログラム45は、このようにして記憶された下降指令を配取り、各個別制の鉄置11の出力端子R8に電力を供給する。全てのモータ15は、個別制御装置11から米る指令の場合にかいて上述した通り、遅延期間の終了まで下降方向に回転する。

操作者がスインチ D G のみを作動位置に切損えた状態を持続する限り、各マイクロカリキュレー

タトにかいて上述した通り、各プログラムの連結が1回以上生じる。遅処プログラム 4 6 が実現される毎に、このブログラム 4 6 は、対応する遅延カウンタを放分処理し、それにより、対応する出、力端子 R 6 にはこの遅延カウンタが 0 に達するまで電力が供給される。このように、全てのモータは、遅延期間の終了時に停止される。

操作者がスインナ D O を押任した場合に、各マイクロカリキュレータ 1 にかいてブログラム 4 1 及び 4 2 が上述した通りに実現される。テストブログラム 4 3 は、いずれのスインナも作動位値に切換えられていない事実を確認し、その後、敏軽受人れ指令処理ブログラム 4 7 は、サブブログラム 5 5 により予じめ配慮された下降指令を既み収る。選延カウンタは、上述した通り遅延期間の終

了時まで破分処理される。同時に、対応するサブブログラム 5 5 に予じめ配像された情報は消去される。

スインナDOを解放した後で全てのモータが依然回転している時に、操作者が同時に超別制的数値11部のいすれか一の数値のスインナMI及びDIを押圧した場合には、対応するモータのこの「ストンプ」指令は、上述した通り対応するマイクロカリキュレータのブログラム41、42、43、60、51及び58により速収して実現される。

スイッナ D O を解放した後で全てのモータが依然回転している時に、操作者が M 別 制即設置 1 I 群のいずれか一の装置のスイッチ M I を押圧した 場合には、対応するブラインドの上昇指令は、上

述した通り連続するプログラム41,42,43, 50,51,52,45及び48により実現される。したがつて、対応するモータ15は、他の万向に回転する。操作者がスインチMIを解放した場合は、連続するプログラム41,42,43, 47及び48が遅延期間の終了時までモータ15 の回転を保証する。

全ての個別制御袋置11の動作は、作動位置に 切換えられたものがスイッチы 0 のみである場合 と问様である。電力が供給されるものは、各マイ クロカリキュレータ1の出力端子R7であつて、 ブライント類の上昇に対応して全てのモータ16 は他の方向に回転する。

全てのモーダ15が例えば下降方向に回転して いる間に、独作者がスインチョの及びDGを同時 に押任した場合には、この操作は転「ストッソ」
指令に対応するから全てのモータ15の回いは即時に中止される。実際は、各マイクロカリキュレータ1において、プログラム41及び42が実践された後、テストプログラム48が少なくとも1回のスイッチ、この場合には2回のスイッチ型の及びDOが比に作動位置に切換えられている事実を確認する。サブプログラム50が転削卸後置17から1回の指令の米たことを確認し、その後、サブプログラム63は、スイッチ型の及びDOが同時に作動位置に切換えられているから、1回の「ストップ」指令を処理するためのサンプログラム64は、遅歩カウンタを0にリセットし、それにより、対応する各モータ15への電力供給は即

時に中止される。何時に、対心するサブブログラム 5 5 に予じめむほされた情報は消去される。

上述したプロセスは、幾つかのモータのみが何一方向又はそれぞれ異なる方向に回転していた場合に、操作者が何時にスインチ以の及びDOを押圧した時にも依然成立する。

一の操作者が結制的姿成の少なくとも1個のスイッチを作動位置に切換え、他の操作者が一の協別制即数度110少なくとも1個のスイッチを作動位置に切換えることも起り付る。この方法では、その個別制即装置11から指令が来る。実行されるものは、総制卸装置17により与えられた指令である。

したがつて、加1の場合にかいては、原1操作者が転制的装進17のスインチD0を押圧し、そ

即されるモータ15のみが上昇方向に凹転し、対応するマイクロカリキュレータ1は連続的にブロクラム41,42,43,50,51,52,45及び48を実現する。第2操作者がスインチム5及び48を実現する。第2操作者がスインチム15位、避妊期間の終了まで上昇方向に凹転したけ、対応するマイクロカリキュレータ1はびはいかにブログラム41,42,43,47及び埋ける。この場合、対称サブプラム52にはでクラム47は、予じめサブブログラム62にはでクラム17は、対応する。この場合、すなわち、上昇指令でクラム17は、対応する。この処理期間中、その他の全モータ15位、遅延期間の終了時まで、下峠でのに回転したけ、対応する各マイクロカリキュレータ1は、近代的にブログラム41,42,43,47及び

の時、第2操作者が協別制即装置11のスインナムIを押圧する。これら2間の同時指令は、上述の通りに、まず全てのマイクロカリキュレータ1において同一のブロクラム41、42及ひ48の実現を引起とす。その後、サブブロクラム5りは、
は制即装置17から指令が米るにとを確認する。サブブログラム63、56、45及び46は、その後のたかもスインチD0のみが作動位置に別換えたが超を持続する。したがつて、全てのモータ15は、新1操作者がスインチD0を作動位置に別換えた状態を持続する限り、下降方向に制御される。第2操作者がスインチD0を作動位置に別換えた状態を持続している時に、所1操作者がスインチD0を解放した場合には、上述の通り、このスインチムIを作動位置に別換えた状態を得致している時に、所1操作者がスインチD0を解放した場合には、上述の通り、このスインチムIにより制

4 0 を実現する。この場合、対応する各マイクロカリキュレータ1 の放戦党人れ指令処理プログラム 4 7 は、予じめサブブログラム 5 5 に配値された放発党入れ指令、すなわち、下降指令を処理する。

プログラムの実現は、スインチNO及びDIが同時に作動位位に切換えられた場合と同一でもる。 第2の場合においては、第2操作者が、「ストンプ」做能を生じさせるために一の個別制即接近11のスインチNI及びDIを押圧する時に、第1操作者がスインチDOを押圧する。銀1の場合にかいて上述した通り、銀1操作者がスインチDOを押圧する。銀1の場合にかいて上述した通り、銀1操作者がスインチDOを作動位値に切換えた状態を持続する限り、全てのモータ」5は下降方向に副動される。スインナDI及びNIが保然作動位置に切換えられてい

る時にスインチDOが解放された場合には、スインチMIにより制即されるモータ15のみが即時に停止する。対応するマイクロカリキュレータ1は、上述の通りブログラム41,42,43,50,51及び56を連続的に実現する。との側、その他の全てのモータ15は、第1の場合にかいて述べた通り遅延期間の終了時まで下降方向に凹転し続ける。

上配の二つの場合において、311操作者がスイッチリのを解放する前に、第2操作者がスイッチMI、又はスイッチMI及びDIを解放するときは、スイッチDGが既に解放された後であつても、全てのモータ15は、下降指令に対応して回一方・向に回転し致ける。全てのマイクロカリーユレータ1は、スイッチDGの解放の後、連続してブロ

チMIが依然作動位版に切換えられている場合には、このスイッチMIにより削削されるモータ18のみが上昇方向に回転し、対応するマイクロカリキュレータ1がブログラム41,42,48,50,51及び52を連続して実現する。この間、その他の全てのモータ15は依然分止している。

グラム41,42,43,47及び46を映明する。

部3の場合においては、部2操作者が例えばーの協別制即報催11のスインナ W I を押圧する時に、第1操作者か2協のスインナ D O 及び M O を押圧する。これら2協のスインナ M C 及び D O が作動位置に別預えられる限り、全てのモータ15位件止される。全てのマイクロカリキユレータ1 は、ブログラム41、42、48、50、58及び54を選続して上述の通り突現する。この個、各プログラム条列のサブブログラム50は、総制の映成17から1 ストンブ J指令が米たことを確認している。したがつて、スインナ M I を押圧することにより生み出された指令は、突災されない。スインナ M G 及び D O が解放され、他方、スインナ M G 及び D O が解放され、他方、スイン

このスインチ以Aの割1強子は、対応するマイクロカリキュレータ1の出力端子R2に接続され、スインチ以Aの割2端子は、そのマイクロカリキュレータ1の人力端子K1に接続されている。一方、割1実験例(毎1回)の転制側後値17の方がカインナMの及びDロは、自動的に制御をは、日別はスインチを有する自動を制御となり、自動的に制御とは、日別はこれでいる。この例では、自動的に制御をは、日別はされている。この例では、自動的に制御はよれるスインチは、2回のリレー、すなわち、「上科」ロスインチは、2回のリレー、すなわち、「上科」ロスインチは、2回のリレー、すなわち、「上科」ロスインチは、2回のリレー、すなわち、「上科」ロス・カーを受して、上野」のよったのに関係を受けるために対けられた便先制理回路の

を有する。 この場合は、 使先版位は 風力 ピックア ップ 8 により 与えられる 指令に対して与えられて いる。

この風力ピックアップ 8 の伝能は、スイッチョロR(上昇)を別じることであるとともに、必要ならば、日射ピックアップ 7 によるスイッチ D O R (下降)の開動作を防止することである。これに加えて後先輪埋回路 6 9 の仮能は、風力ピックアップ 8 がこの後先輪理回路 6 9 に予定されたしきい値よりも大きく、かつ、例えばブラインドが傾答を受ける風速を指示する限り、スイッチ D O R を開き就けることである。

上記日射ビックアップ7の機能は、日射量が予 定値よりも小さいか又は大きいかにより、スイッ

に、以下のサブブログラムを内板している。 すなわち、付加スイッチ WA(マニュアル/オートマナック)の位置を確立するためのサブブログラム 5 7、「待ち」サブブログラム 5 8、その待ち期間経過後、総制卸鉄置 8 により与えられた指令の特貌を確認するサブブログラム 5 9、対応する W 別削卸設置 1 1 により与えられサブブログラム 5 2 に配便された先行指令の存在を確認するためのサブブログラム 8 0 を内収している。

プログラム 4 4 6 部 4 図に示されている。サブプログラム 5 0 の 数終命令は、サブブログラム 5 1 (部 1 実施例の場合と同一)の 最初命令のアドレス、又はスインナ W/A の位 値を確認するためのサブブログラム 5 7 の最初命令のアドレスに対する条件付き呼出し命令である。サブプログラム 57

チMOR(上外)を削じるか又はスイッチDORを削じることである。これに加えて、後先端埋凹路69の機能は、全てのモータ16を制卸するために、各場合に応じて、短期間、例えば、1/2秒間、例6の後先駆位も付けないでスイッチMOR又はDORのいずれか一方の開動作を持続することである。

第4図にかいてフローチャートとして示されるように、マイクロカリキュレータ1の不揮発性メモリは、第1実施的(第2図)の場合と何ーのブログラム41ないしく7を含んでいる。ただし、受入れ指令制御ブログラム44は、ブログラム44は、
使人れ指令制御ブログラム44は、ブログラム44は、
使人れ指令制御ブログラム44な、ブログラム44は、

 命命は、 世産プログラム41の 最初結合のアドレス、 又は受入れ指令処理プログラム46の最初結合の ながなるのである。

ルAスイッチの別位置は、対応する個別制御袋置11の動作の「自動制御」モードに対応する。
この開位置にかいては、総制御装置もにより与えられるいずれの指令も対応する個別制御装置11'の動作の「自動制御」モードに対応する。この協定にかいては、総制御装置もにより与えられるいずれの指令も対応する協別制御装置11'により受入れられる。したがつて、この協別制御装置11'によりで入れられる。したがつて、この協別制御装置11'の動作は、付加スイッナルAの存在したい第1 実施例(第1図及び第2図)にかいて上述したも、のと同一である。実際は、サブブログラム57が付加スイッナルAの開いていること、したがつて、

I 及び M I を押圧することにより取消され又は留 促され得る。

「自動制御」位更にあることを経認する。したが つて、上述の通り、サブブログラム 5 8 、その後 サブプログラム 5 4 又は 5 5 の連結が生じる。

日射レベルが予じめ定められた値よりも高くなった場合には、日射ピックアップでは、後先論理回路60を制御し、それによりネイッチDGR(下降)を1/2秒間作動位置に切換える。日射レベルが予じめ定められた値よりも低くなった場合には、スイッチMGR(上昇)が1/2秒間作動位置に、切換えられる。とれらの操作は、全て、操作者があたかも第1契集例のスイッチDG及びMGをそれぞれの場合に1/2秒間手動で押圧したかのようにして行われる。スイッチMGR又はDGRにより与えられる上記指令は、第1契集例の場合(第1四及び第2因)と同様に、操作者がスイッチD

の役能は設備、例えば、ブラインドの安全を保証 することにあるからである。上記の動作は、上述 した第1実施例(終1図及び解2図)の場合にか いて、操作者がスインチョウを押圧したときのも のと同一である。

付加スイッチ M/A の閉位置は、個別制御装置 L 1.の動作の「手動制御」モードに対応する。「手動制御」は本明細帯を通じて「非自動制御」を意味する。

各個別制 神 毎 曜 1 1 の 節 作 は、 対 応 す る ス イ ツ チ M I 及 び D I に よ り 与 え ら れ 円 る 指 令 に 明 し で 類 1 実 始 例 (部 1 図 及 び 部 2 図) に お い て 上 述 し た も の と 同 一 で あ る。 ブ ロ グ ラ ム も 1 , も 2 , も 8 . 6 U . 5 1 . 5 2 . も 5 及 び も 6 、 又 は ブ ロ グ ラ ム も 1 . 4 2 . 4 8 . 5 U , 5 1 及 び 5 6 . 又はプログラムも1 . 4 2 . 4 8 . 4 7 及び 4 6 は、 原 1 実施例の場合にかいて述べたように連択して実現される。

また、付加スイッチ M/A の閉位置においては、 能制卸毎置 8 により与えられる指令は、常に、受 入れられない。 この指令は、スイッチ M G R 又は D G R の少なくとも一方がサブブログラム 5 8 に より足められた「待ち」期間よりも長い期間作動 位置に切換えられた状態を持続する場合には、受 入れられる。逆の場合には、この指令は受入れられない。

動作の一例として、日射レベルが予定値よりも 高くなる場合は、日射ピンクアップ 7 が優先論理 回路 6 9 を制弾し、それによりスインチ D G R(下降)を1 / 8 秒間作動位置に切換える。日射ピン

起する。その後、走査プログラムも1は、再度、 実現される。

逆に、日射レベルが干じめ定められた値よりも低い場合は、スイツチMGR(上昇)が1/2秒間作動位置に切換えられる。この指令は、その持続時間も「待ち」期間よりも短いので、実現されない。プログラムも1・42・48・5 U・5 7・58・5 U 及び 6 U は、連続して実現される。

スイッチ D O R 又は M O R により与えられる指令に先行して又は後続して、スイッチ M I 又は D I が押圧される場合、この押圧動作は、対応する個別制御装置 1 1 により判断される。したがつて、スイッチ D I (下降)の押圧動作は、第1実施例(既1 図及び A B 図)の場合にないて上述したように、プログラム 4 1 ・ 4 2 及び 4 B 、その後ブ

クアンプ 7 により与えられるこの指令は、その特別期間が「符ち」期間(1 秒間)よりも短いので、実現されない。実際は、プログラムも1・4を・及びも 8 が第 1 実施例の場合と同じく実現された後で、受入れ指令制御ブログラムももががサブブログラム 5 0 により付加スインテ M/A が「手動制御」位置にあることを確認する。総制御委置もから指令が米る場合には、その後サブブログラム 5 7 により上記事実を確認する。サブブログラム 5 7 により上記事実を確認する。サブブログラム 5 8 は、1 秒間の「待ち」を生じるせる。その後サブブログラム 5 8 は、1 秒間の「待ち」を生じるとなる。その後サブブログラム 5 9 は、比別の最近とにより先に与えられた指令が何もなかつたことを確

ログラム 5 0 , 6 1 , 5 2 及び 4 5 の連続した実現を生じさせる。 このとき、 風力 ピック アップ 8 が後先論理回路 6 9 を制御すれば、 この優先論理回路 6 9 は、風力 ピック アップ 8 が予定しきい値よりも大きい風速を投示する限り、 スイッチ M 0 R (上昇)を作動位置に切換える。 スイッチ M 0 R により与えられる指令は、全ての個別制即級置1 1 により実現される。 なぜなら、その指令の特決時間は、「待ち」期間(1 秒間)よりも長いからである。

同時に、全てのスイッチ¥I又はDIから米る指令は判断されない。実際は、プログラム 6 1 ・ 6 2 及び 6 8 が実行された後、受入れ指令制御プログラム 6 4 がサブブログラム 5 U により膨制御 毎値 6 から指令が来ることを確認し、その後、サ

との選延期間(との例では8分間)の終了後で

別制師製置11のそれぞれのスイッチ M/A が「手動制師」(別)位置にあるときは、各個別制即扱置11により与えられる短い指令(この例では1秒未満)を受入れない。スイッチ M G 及び D G が保持位置を有するスイッチである場合には、これらの保持位置が与える指令は特視され、したがつて、対応する付加スイッチM/A の位置にかかわらず、全ての個別制御装置11により受入れられる。

第 5 図に耐図として示された本発明の部 8 実施例においては、第 1 実施例及び第 2 実施例において論理処理ユニットを構成するマイクロカリキュレータ 1 は、論理回路 7 U により値換されている。 この論理回路 7 U に、スイッチョ I 及び D I がそれぞれ 扱続された 3 値の入り始子 I U 及び I 1 の あつても、スイツチDI(下降)により与えられる抗会は、スイツチwaR(上昇)が閉じられている限り、有効でない。

異力ピックアップ 8 が予定しきい値よりも小さ

めのタイムペースとして利用することが可能となる。また、上配論地回路 7 U は、 2 個の電源端子 V。 B 及び∇ a a を有している。スインチЫ I 及 びDIの餌 2 端子は、電源端子 V。 a に接続され ている。

其正の論理回路 7 U は、入力端子 I U , I l , I 8 及び I 4 と電源端子 ▼ a a との間にそれぞれ存在する電圧により与えられる、スイッチ M I , D I , M O 及び D G の位置を脱収るための鋭収論 過路 7 1 を有している。入力端子 I U , I l , I 8 及び I 6 を有するのはこの観収論 週回路 7 1 である。この競収論 週回路 7 1 は、例えば、シュミットトリガ回路 8 U 及び 8 8 1 により構成される。最初の 2 個のシュミットトリガ回路 8 U 及び 8 1 は、反転出力 2 で ある。

使先輪理回路72は、それぞれ2個の人刀端子を 具えた3個の8▲MDゲート87及び88を有し ている。各MANDゲート87及び88の一方の 人刀帽子は、HORゲート86の出力端子に接続 されている。BAMDゲート87の他万の入力端 子は、シュミットトリガ回路82の出力端子に接 続されている。BAMDゲート88の他方の入力 端子は、シュミットトリガ回路82の出力端子に接 続されている。BAMDゲート88の出力な子に 接続されている。BAMDゲート87及び88の 出力端子は、それぞれ2個の入力端子を具えたN AHDゲート89及び80の一方の入力端子にそ れぞれ級続されている。これらのMAMDゲート 89及び80の他方の入力端子は、それぞれシュ ミットトリガ回路80及び81の出力端子に接ば されている。 これらシュミットトリガ回路 8 U 及び 8 1 の人力 踏子は、それぞれ入力端子 I U 及び I 1 に放伏さ れている。

この説取論理回路?」は、優先論理回路? 2 に 極続されている。この優先論理回路? 2 に、 2 値 以上の指令が回時に与えられば場合において、 ス インチMI・DI・MO・及びDOにより与えら れる指令の中から受人れられるべき 1 個の指令を 決定するために設けられている。

上記後先輪型回路 7 2 は 2 個の反転ケート 8 6 及び 8 5 を有している。 これらの反転ケート 8 6 及び 8 5 の入力端子は、 それぞれシュミットトリガ回路 8 0 及び 8 1 の出力端子に接続され、 反転ケート 8 6 及び 8 5 の出力端子は、 N 0 R ゲート 8 6 の 2 個の入力端子に接続されている。 さらに、

上記優先論理回路? 2 は、受入れ指令を配催し、 それにより論改回路? U の出力端子RB又はR? の一方を制即し又は制御しないために其えられた 記憶論地回路? 8 に接続されている。

この記憶論理回路? 8 は、フリップ・フロップ
R 8 として動作する 2 個の N O R ゲート B 1 及び
・ B 2 を 何している。 これら N O R ゲート B 1 及び
B 2 のそれぞれの一方の入刀 畑子に、 他 万の N O R ゲート B 1 又 は D 2 の 出力 端子に 接続されている。 N O R ゲート B 1 の 出力 端子に 接続されている。 N D ゲート B 2 の 出力 端子に 接続されている。 N O R ゲート D 2 の 他 万の入力 端子 は、 N A N D ゲート D 0 の 出力 端子に 接続されている。

論理回路72及び78は、遅延論理回路74K 接続されている。

とかできる。

各入力インターフェイス 4'は、 この入力インターフェイス 4'がスインチ M O 及び D O の接点の機械的リバケンドによる効果を除去するのに役立つ、 各些抗器 3 8 と並列に接続されたキャバンタ 1 0 5 を有していることによつて、インターフェイス 4 (別1 図及び前8 図)と異なる。

各スインナMIは抵抗当102を介して入力場子IOに接続され、この入力端子IOはキャバンタ103を介して塩が陽子Vaaに接続されている。上記スインナMIは、また、抵抗費101を介して運が端子Vaaに接続されている。抵抗費101人で102並びにキャバンタ103は、スインナMIの接点のためのリバウンドでよフィルタを検尿する。

その他の全ての構成的品は、第1実施的(第1 図)の解成的品と同一である。

操作者がスインチ×Iのみを作動位置に切換えた時、入力端子IOの電位は電体端子Vaaaの単位に移行し、シュミントトリガ回路82の出力は状態1へ移行する。入力端子I3及びI4の電位は0であるから(軽制即装置17から何らの指令もない)、NORゲート88の出力は状態1であり、したがつて、NANDゲート87の出力は、独りへ移行し、それにより、NORゲート89の出力は、状態0へ移行し、それにより、NORゲート86の出力は状態1であるから、単安定論理回路95は

ANDグート8りの出力が状態1である時、NANDグート97の出力は状態0に好行し、NANDグート99の出力は状態1に移行する。との紛果、遅延簡理回路100の能動入力端子Dを介して遅延期間(との例では3分間)が開始される。回時に、シュミットトリガ回路80。81及び83の出力は状態0であるから、NANDグート90の出力は状態0である。それにより、NANDグート90のリセット場子Rは状態0の入力に移行する。それにより、遅延期間は既に開始されていたので、遅延論理回路100の出力端子Bは状態0の出力に移行し、NORグート98の出力は状態1に移行し、NORグート98の出力は状態1に移行し、NORグート98の出力は状態1に移行し、NORグート98の出力は状態1に移行し、NORグート98の出力は状態1に移行し、NORグート98の出力は状態1に移行し、NORグート98の出力は状態1に移行し、NORグート98の出力に対象の出力におって、モータ15は、出力端子R

上記スイッチMIが解放操作された時は、NANDゲート89の出力は状態のに復婚する。しかし、NORゲート91の出力は、依然、状態のであるから、連延期間が終了していない限り、出力離子R7には、依然、電力が供給され続ける。

上記選延期間の終了時に、選延論理回路1000の出力離子8は状態0から状態1の出力に移行し、、それにより、NORゲート93の出力は状態Uに移行する。したがつて、出力端子R7にはもはや電力が供給されない。

避益期間の終了前に、操作者が「停止」指令を与えるためにスインチ M I 及び D I を同時に作動位置に切換えた場合には、 M A M D グート 8 9 及び 9 0 の出力は、ともに、状態 1 へ移行し、それにより、 M A M D グート 9 8 の出力は、状態 0 に

移行する。この移行は、遅純関連回路100のリセント端子Rが状態0の出力になるから、遅延期間を0にリセントする効果を有する。遅延期間が0にリセントされている時は、遅純闘理回路100出力端子Bは状期1の出力に移行し、それにより、NORゲートリ3及びB4の出力は、丹庭状態0となる。出力端子R8及びR7には、もはや、電力が供給されないから、モータ15に伊止

一の操作者がスインチы I (関別上昇)を押任 する一方で、他の一の操作者が移制卸装置 1 7 の スインチ D O (下降) を押任した場合には、シュ ミントトリガ回路 8 1 及び 8 2 の出力は、それぞ れ状態 O 及び状態 1 に移行する。単安足層理回路 8 6 の入力端子 T は状態 O に移行するから、この N A N D ゲート 9 0 の出力が状態 1 の時、 N O R ゲート 9 2 の出力は状態 0 であり、また、遅延

ANDゲート87の出力は状態のに移行し、それによりNANDゲート89は状態1に移行する。
NANDゲート87及び99並びにNORゲート91の出力は、それぞれ状態1及び状態のに移行する。したがつて、遅延論理回路100は、その能動入力端子Dに現われる状態1により能動状態となる。これにより、回路100の入力端子Bは状態のに移行し、NORゲート98の出力は状態1に移行する。したがつて、出力端子R7には遅延期間の終了時まで魅力が供給される。モータ18は、電力が供給され、上昇方向に回転する。

本発明は、特にスライドシャッタ、ブラインド 又はその他の類似物を彫動する 単動モークを制御 するために利用することができる。

4. 國節の間単左説明

論理回路 1 U U の出力超子 B が状態 U の出力でもるから、 N O R ケート B 4 の出力は状態 1 にお行する。出力 M 子 R B には、 電力 が供給され、 それによりモータ 1 5 は下降方向に回転する。

操作者が持続してスインチDOを押圧する限り、 モータ16には、3分間の選奨期間の約了まで、 すなわち、選延論理回路100の出力強子目が状 別1に復帰するまで、出力端子RGにより、依然、 電力が供給される。装置11の全体は、2人の操 作者が问時にスインチMI及びDOを押圧する限 り、上述の状態を、依然、持続する。

操作者がスインチDGを解放し、スインチMI を、依然、作動位値に別換えたままにした時には、 シュミントトリガ四路82は状態1であり、かつ、 NORケート86の出力が状態1であるから、N

旅行図園は、本発明による実施例を代政例として示するのである。

第1図は、本発明の第1実施的の回路服図であ

第3図は、本発明の第2実施例の回路初図でも

34 図は、 監選的構造ユニットを構成する。マイクロカリキユレータの不揮発性メモリ中に含まれた34 2 実施例中のプログラム級図である。


第5図は、本発明の第3実施例の回路無凶である。


解 6 図は、 論理的構造ユニットを何成する、 44


8 実施例中の論理回路である。


1 …マイクロカリキュレータ、2 及び8 … 出力
インターフェイス、4 及び4 … 入力インターフェ
イス、7 … 日射ビックアップ、8 … 風力ビックア
ップ、11,11以び11 … 脳別制即装置、12
… 交配電路、16 … 受電器、16 … 共途制即ライン、17 … 総制即装置、41 … 定査プログラム、42 … 配揮プログラム、44 ,44 … 受入れ指令制卸プログラム、46 … 遅延プログラム、89 … 使先論理回路、70 … 論理回路、71 … ヌイッチ位置既取論理回路、72 … 使先論理回路、73 … 並に嫌論理回路、74 … 連延時即回路、73 … エイッチ(上昇)、DI… スイッチ(下降)、WA

第1 群の入力減子、 E 2 , E 4 及び E 8 … 単 2 時の入力減子、 E 6 及び E 7 … 出力減子、 I 0 及び I 1 … 第1 群の入力減子、 I 3 及び I 4 … は 2 群の入力減子。












FIG 6

